每经热评 | 华为「韬定律」抓住 AI 时代的芯片命门，闯出了「时间」突围之路
一句话看懂：2026年5月25日，华为半导体业务部总裁何庭波在上海正式发布“韬定律”（τ定律），提出以时间常数τ替代晶体管面积作为衡量半导体进步的首要指标。这一原则首次由中国在全球半导体领域提出，旨在绕过传统制程微缩的限制，通过缩短信号传输时间来提升系统性能，核心是“用时间换空间”。
事件核心：发生了什么
何庭波在公开论文中阐述了“韬定律”的核心逻辑：过去六十年半导体行业始终遵循摩尔定律，聚焦于在平面上微缩晶体管以提升单位面积内的数量。但在AI时代，尤其在大模型推理场景下，芯片的瓶颈已从计算能力转向“运力”——数据从存储到计算单元的传输延迟成为主要功耗和性能瓶颈。华为提出的新原则不再以晶体管尺寸为第一优化目标，而是将单一特征时间常数τ作为从开关晶体管到数据中心工作负载等十二个数量级技术领域的统一优化目标。过去六年，华为已量产381款芯片，验证了这条路径的可行性与商业前景。
为什么重要
“韬定律”的直接价值在于：它重新定义了AI芯片的竞争维度。当前先进制程（如3纳米、5纳米）的玩家急剧减少，流片成本极高，全球半导体市场正形成少数巨头垄断的格局。华为的路径意味着：即使无法获得最先进制程，企业也可以通过优化数据传输架构（如3D堆叠、近存计算、高速互连）来提升AI推理和训练效率。这并非被动的“缺什么补什么”的替代方案，而是主动开辟新赛道——将行业从“几何微缩”的单一范式，引向“时间压缩”的多维竞争。如果该原则被广泛接受，全球半导体生态可能从寡头垄断转向更开放、多元的演进方向。
对用户/开发者/创作者的影响
对于AI开发者与企业采购者，直接意义在于：未来选择AI芯片时，不应只看制程节点（如7nm vs 3nm），更要关注实际的数据传输延迟与系统级带宽。华为的381款量产芯片已覆盖数据中心、边缘计算、终端设备等场景，其商业落地意味着“韬定律”已从理论走向工程实践。对于使用华为昇腾芯片的开发者，后续可能看到针对特定推理场景的软硬协同优化，例如减少显存搬运次数、提升算力利用率。短期内，大模型训练成本不一定会下降，但推理延迟（如图像生成、对话响应的速度）有望通过架构优化获得改善。
AI 工具推荐
想把多个 AI 模型放在一个入口？
GamsGo AI 集成 ChatGPT、DeepSeek、Gemini、Claude、Midjourney、Veo 等常用模型，适合写作、绘图、视频和日常 AI 工作流。
推广链接：通过此链接购买，我可能获得佣金，不影响你的价格。
值得关注的后续
第一，产品落地验证：华为是否会在2026年下半年发布基于“韬定律”优化架构的新一代AI芯片（如昇腾910B系列），并公开实际性能数据（如推理延迟、能效比）。第二，生态接受度：台积电、三星等晶圆代工厂是否会调整制程优化方向，或者出现独立IP公司推出针对时间常数的设计工具。第三，竞品反馈：英伟达、AMD等厂商是否会在下一代芯片中引入类似的“时间优先”设计理念，还是继续押注先进制程。目前公开信息显示，华为已明确表示“几何时代已经结束”，但行业全面接受仍需时间。
来源：Readhub · AI
