一句话看懂：一篇技术文章通过逆向工程，详细追踪了英伟达 RTX 4090 上一条 GPU 内存读取指令从寄存器到 DRAM 芯片的完整硬件路径。它揭示了 CUDA 开发者直觉上依赖、但英伟达从未完整公开的 L1/L2 缓存、TLB 和显存控制器协同细节，对追求极致性能的 GPU 开发者具有直接参考价值。
事件核心：发生了什么
这篇在 Hacker News 上引发讨论的技术博客，以 RTX 4090 为实验平台，对一个简单的向量加法核函数（c[i] = a[i] + b[i]）进行了逐指令级剖析。作者通过 15ns 的 L1 缓存延迟、127ns 的 L2 延迟和 255ns 的 DRAM 延迟等实测数据，展示了单条 LDG.E 指令如何被 warp 调度器发出，经过寄存器文件、操作数收集器（operand collector）、合并器（coalescer）、L1 缓存、TLB、交叉开关（crossbar），最终命中 L2 缓存中 36 个 slice 之一并访问 DRAM 芯片的完整旅程。文章特别指出，在未命中所有缓存的情况下，单次读取需要四个 32 字节扇区、一条 128 字节缓存行和一次地址转换。
为什么重要
英伟达从未以这种精细度公开其 GPU 内存子系统的内部时序和仲裁逻辑，开发者往往依赖 CUDA 编程指南中的经验法则进行优化。这篇文章的价值在于它用硬件实测手段，填补了官方文档与真实行为之间的空白。对 AI 和高性能计算领域而言，内存访问模式历来是算力瓶颈的核心——许多大模型推理和训练的算力利用率不高，根源并非 FLOPS 不足，而是数据搬运延迟和缓存命中率不理想。此类逆向工程数据有助于开发者理解为何“合并访问”如此重要，也有助于编译器工程师（如编写 nvcc 或 Triton 后端的人）设计更优的指令调度策略。
对用户/开发者/创作者的影响
对于从事 CUDA 内核优化、推理引擎开发或 GPU 云服务性能调优的开发者，这篇文章提供了可操作的微观视角：例如，warp 从寄存器读取地址可能产生额外一个周期；L1 缓存以 128 字节行为组织单位，跨行访问会放大请求扇区数；作者推测并实测了 TLB 未命中可能导致的额外延迟。普通 AI 应用开发者虽然不需要直接接触 SASS，但理解“请求 4 字节数据实际搬运 128 字节”这一事实，有助于解释为什么内存布局、数据对齐和 batch 大小选择对最终推理延迟有显著影响。对于 GPU 硬件选型和云成本评估，这类微基准数据也能辅助判断不同代际硬件的真实内存子系统差异。
AI 工具推荐
想把多个 AI 模型放在一个入口？
GamsGo AI 集成 ChatGPT、DeepSeek、Gemini、Claude、Midjourney、Veo 等常用模型，适合写作、绘图、视频和日常 AI 工作流。
推广链接：通过此链接购买，我可能获得佣金，不影响你的价格。
值得关注的后续
目前公开信息显示，作者计划将相同方法应用于更偏向生产的 GPU 型号（如数据中心级芯片），可关注其后续是否会发布 Hopper 或 Blackwell 架构的对比数据。另外两点值得观察：一是英伟达是否会因这类逆向工程或后续 Microbenchmarking 论文（文中引用的 Citadel）而调整官方文档披露粒度；二是社区是否会基于该路径分析开发出更精确的 GPU 性能模型或编译器优化 pass，从而提升 AI 推理框架（如 vLLM、TensorRT-LLM）的实际内存吞吐表现。
